# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-055631

(43)Date of publication of application: 24.02.1998

(51)Int.CI.

G11B 20/18 G11B 20/18 G11B 20/18

(21)Application number: 08-229391

(71)Applicant: SONY CORP

(22)Date of filing:

12.08.1996


(72)Inventor: MORITA SHINYA

## (54) DATA PROCESSOR

### (57)Abstract:

PROBLEM TO BE SOLVED: To increase reliability of a buffer memory and a peripheral circuit by processing the error correction of data outputted from the buffer memory by the installation of an EDAC and retrying the recording or output processing operation of the data against external devices and recording/reproducing system according to need, based on the processing result.

SOLUTION: The EDACs 24a and 24b are respectively arranged corresponding to each buffer memory 21A and 21B, thereby a check bit of error correcting code is added to data D1 inputted from the buffer 7 at the recording operation. Further at the recording operation, the data D1 outputted from each buffer memory 21A and 21B are processed for error detection by the check bit, and the error correction is processed when the bit error of one bit is detected, and when the bit error of two or more bits are detected, the data D1 are outputted as they are, and simultaneously, the result of the error correction is informed to a timing control circuit 25.



Also at the reproduction, the error detection and the correction processing are executed on inputted data D2 for reproduction by almost the same manner as the recording operation.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-55631

(43)公開日 平成10年(1998) 2月24日


(51) Int.Cl. <sup>6</sup> G 1 1 B 20/18	酸別記号 庁内整理 5 4 4 5 5 2 5 7 2	番号 FI G11B 2	0/18	5 4 4 2 5 5 2 2 5 7 2 1 5 7 2 0	<b>A</b> B
		審査請求	未請求	請求項の数 6	FD (全 22 頁)
(21)出願番号	<b>特願平8-229391</b>	(71)出顧人	00000218 ソニー株		
(22) 出願日	平成8年(1996)8月12日	(72)発明者	森田 信	川区北品川67	「目7番35号
		(74)代理人		多田繁範	

# (54) 【発明の名称】 データ処理装置

## (57)【要約】

【課題】データ処理装置に関し、例えばテープストリーマ等の大容量記憶装置に適用して、バッファメモリ及び 周辺回路の信頼性を向上する。

【解決手段】バッファメモリの出力データを誤り検出訂正処理し、誤り訂正処理結果に基づいて、必要に応じて外部機器、記録再生系に対してデータ記録、データ出力の処理をリトライする。



### 【特許請求の範囲】

【請求項1】 外部機器より入力されるデータをデータ 記録媒体に記録し、又は前記データ記録媒体に記録した データを再生して前記外部機器に出力するデータ処理装 置において、

前記外部機器又は前記データ記録媒体より得られるデータに誤り訂正符号を付加する誤り訂正符号付加手段と、 前記誤り訂正符号付加手段の出力データを一旦格納する パッファメモリと、

前記パッファメモリに格納したデータを誤り訂正処理 し、前記データ記録媒体に記録し又は前記外部機器に出 力し、誤り訂正処理結果を出力する誤り訂正手段と、 前記誤り訂正処理結果に基づいて、全体の動作を制御す る制御手段とを備え、

前記制御手段は、

前記誤り訂正処理結果に基づいて、前記パッファメモリより出力されるデータに誤りが発生した場合、

前記パッファメモリより対応するデータを再び読み出し、前記誤り訂正手段を介して、前記データ記録媒体に記録し、又は前記外部機器に出力することを特徴とするデータ処理装置。

【請求項2】 前記制御手段は、

前記パッファメモリより対応するデータを再び読み出した際の、前記誤り訂正手段より得られる第2の誤り訂正 処理結果に基づいて、

前記外部機器又は前記データ記録媒体より対応するデータを前記パッファメモリに格納し直した後、前記誤り訂正手段を介して、前記データ記録媒体に記録し、又は前記外部機器に出力することを特徴とする請求項1に記載のデータ処理装置。

【請求項3】 前記制御手段は、

前記誤り訂正処理結果、及び又は前記バッファメモリより対応するデータを再び読み出した際に、前記誤り訂正 手段より得られる第2の誤り訂正処理結果を記録に残す ことを特徴とする請求項1に記載のデータ処理装置。

【請求項4】 前記制御手段は、

前記誤り訂正処理結果及び前記第2の誤り訂正処理結果 に応じて、故障内容を自己診断し、該診断結果に基づい て全体の動作を切り換えることを特徴とする請求項2に 記載のデータ処理装置。

【請求項5】 前記制御手段は、

前記記録に残した誤り訂正処理結果に基づいて、前記データの誤り発生頻度を算出し、前記発生頻度に基づいて 警告を発生することを特徴とする請求項3に記載のデータ処理装置。

【請求項6】 前記データ記録媒体は、

磁気テープでなることを特徴とする請求項1に記載のデータ処理装置。

【発明の属する技術分野】本発明は、データ処理装置に関し、例えばテープストリーマ等の大容量記憶装置に適用して、バッファメモリの出力データを誤り訂正処理し、誤り訂正処理結果に基づいて必要に応じて外部機器、記録再生系に対してデータ出力等の処理をリトライすることにより、バッファメモリ及び周辺回路の信頼性を向上する。

[0002]

【従来の技術】従来、この種のデータ処理装置は、大容量のパッファメモリを介してホストコンピュータとの間でデータを入出力するようになされ、これにより記録再生系と、この記録再生系に対して非同期の外部機器との間で、所望のデータを記録再生するようになされている。

【〇〇〇3】すなわち図21は、データ処理装置を示すブロック図である。このデータ処理装置1は、磁気テープMに順次斜めに記録トラックを形成し、ホストコンピュータでなる外部機器よりデータD1を入力してこの記録トラックに記録する。すなわちこのデータ処理装置1において、インターフェース(I/F)2は、インターフェース(I/F)制御回路3により制御されて、ホストコンピュータとの間で制御コマンド、記録再生に供するデータD1、D2等を入出力する。

【0004】このためインターフェース制御回路3は、インターフェース2を介してホストコンピュータより出力される制御コマンドを監視し、必要に応じてシステンロール信号SC1を出力して続いて入力されるデータロ1を出力して続いて入力されるデータロ1をがッファメモリ5に格納する。このときインタロス名制御回路3は、インターフェース2を介してータンエースり入力されるデータロ1に付加する。また再生時、イロール信号SC1を出力してバッファメモリ5に蓄積に、記録時とは逆に、蓄積にのよりでである。なおこのででは、SCSI(Small Computer System Interface)により実行され、出力される。

【0005】パッファメモリ5は、このデータD1、D2を一旦保持して所定のタイミングで出力する。図22は、このパッファメモリ5を周辺回路と共に示すブロック図である。パッファメモリ5は、2系統のパッファメモリ5A及び5Bにより構成され、これら2系統のパッファメモリ5A及び5Bの動作を交互に切り換えることにより、同時並列的にデータの自き込み及び読み出しの処理を実行して、高速度でデータD1及びD2を入出力する。

【0006】メモリ制御回路6は、記録時、コントロール信号SC1に従ってアドレスADA、ADBを発行し

【発明の詳細な説明】 【0001】 てバッファメモリ5をアドレス制御し、これによりバッファメモリ5をアドレス制御し、これによりバータ D1をバッファメモリ5に格納する。またシステムが御回路4より出力されるコントロール信号SC2に応動して、同様にバッフォモリ5に格納したデータ D1を強ロで出力する。さいより所定のでは、動したは逆に、大りの所定のでは、動したアブリカーとはである。ことにより、磁気テープMより所定のでは、またコントロール信号SC1に応動している特別で再生されるデータ D2をホストコンピュータに同期したタイミングで出力する。

【0007】バッファフは、インターフェース2及びバッファメモリ5間のバッファを形成し、バッファ9は、バッファメモリ5及びテープコントローラ11間のバッファを構成する。テープコントローラ11は、続く信号処理回路10(図21)等により構成され、バッファ9との間でデータD1、D2を送受する。

【0008】信号処理回路10は、記録時、順次入力されるデータD1をデータ処理した後、また磁気テープMの記録に適した符号化方式により符号化して出力する。またこれとは逆に、再生時、信号処理回路10は、RF回路12より得られる再生データを復号した後、データ処理し、これによりデータD2を再生してバッファメモリ5に出力する。

【 O O O 9 】 R F 回路 1 2 は、記録時、信号処理回路 1 O の出力データにより回転ヘッド 1 3 を駆動し、これにより磁気テープMに順次斜めに記録トラックを形成してデータ D 1 を記録する。またこれとは逆に、再生時、R F 回路 1 2 は、回転ヘッドより得られる再生信号より再生データを生成して出力する。

【0010】サーボ回路14は、システム制御回路4により制御されて、磁気テープ走行系の動作を制御し、これによりデータ処理装置1では、磁気テープを頭出しし、またホストコンピュータより入力されるデータロ1を繋ぎ取り記録する。すなわちシステム制御回路4は、ホストコンピュータより審き込みのコマンドが入力を開始して破気テープMを助走して機気テープMを開始し、たけ巻き戻しした後、磁気テープMの走行を開始し、またシステム制御回路4は、ホストコンピュータ路4は、ホストコンピュータよりによりは気テープMの走行を開始し、またシステム制御回路4は、ホストコンピュータより記録すると、対応する箇所まで磁気テープを巻き戻しした後、磁気テープMの走行を開始し、これに最いまたデータロ2を再生する。

【 O O 1 1】かくするにつき、この種の磁気記録媒体においては、ドロップアウト等によりビット誤りを避け得ず、このためこの種のデータ処理装置1においては、記

録時、信号処理回路10におけるデータ処理において、 強力な誤り訂正符号を付加し、またクロスインターリー ブ処理し、さらには同一データを磁気テープに重複分散 して記録する。これによりこの種のデータ処理装置1に おいては、磁気記録再生系におけるビット誤りを殆ど無 視し得る程度の、極めて低い値に保持するようになさ れ、これにより極めて高い信頼性を確保するようになさ れている。

#### [0012]

【発明が解決しようとする課題】ところでこのようなデータ処理装置1においては、磁気テープに対するデータの記録再生については、データエラーに対して充分に考慮されているものの、パッファメモリに対してはデータエラーに対して特に対応しないのが実情である。

【0013】ところが近年装置の高速化に伴い、バッファメモリも大容量化し、バッファメモリのエラーが無視できないことが判った。具体的に、バッファメモリ5に32【M byte】のものを使用して、図21について上述したデータ処理装置を動作させた場合、正しく動作しているにも係わらず、数年に1回程度、宇宙線によるビット誤りが発生することが判った。

【 O O 1 4 】本発明は以上の点を考慮してなされたもので、この種のビット誤りを有効に回避して、従来に比してバッファメモリ及び周辺回路の信頼性を向上することができるデータ処理装置を提案しようとするものである。

#### [0015]

【課題を解決するための手段】かかる課題を解決するため本発明においては、外部機器又はデータ記録手段より入力されるデータに誤り訂正符号を付加してバッファメモリに格納し、この誤り訂正符号による誤り訂正処理結果に基づいて、バッファメモリより出力されるデータに誤りが発生した場合、バッファメモリより対応するデータを読み出し、誤り訂正手段を介して、データ記録媒体に記録し、又は外部機器に出力する。

【 O O 1 6 】バッファメモリより出力されるデータに誤りが発生した場合、バッファメモリより対応するデータを読み出し、誤り訂正手段を介して、データ記録媒体に記録し、又は外部機器に出力すれば、単にバッファメモリをアクセスするだけの処理により、外部機器等からデータを再送することなく、偶発的に発生したビットエラーを確認することができる。

### [0017]

【発明の実施の形態】以下、適宜図面を参照しながら本 発明の実施の形態を詳述する。

【0018】図2は、本発明の実施の形態に係るデータ 処理装置を示すブロック図である。このデータ処理装置 20においては、バッファメモリ21の入出力データを 監視し、この監視結果に基づいて必要に応じて記録再生 の処理をリトライする。なおこの図2に示す構成におい て、図21について上述した従来構成と同一の構成は対 応する符号を付して示し、重複した説明は省略する。

【0019】図3は、このバッファメモリ21の周辺構成を示すブロック図である。ここでバッファメモリ21は、2系統のバッファメモリ21A及び21Bにより構成され、これら2系統のバッファメモリ21A及び21Bの動作を交互に切り換えることにより、同時並列的にデータの書き込み及び読み出しの処理を実行し、高速度でデータD1及びD2を入出力する。このデータ音き込み読み出しの際、バッファメモリ21A及び21Bは、1ID(117769バイト=29440ワード)を単位にして、データD1を信号処理回路10に出力し、また信号処理回路10より入力されるデータD2を格納する。

【OO20】EDAC(Error Detection And Correction)24A及び24Bは、それぞれ各パッファメモリ21A及び21Bに対応して配置され、記録時、パッファフより入力されるデータD1に誤り訂正用の符号でなるチェックビットを付加する。ここでEDAC24A及び24Bは、図4に示すように、1ワード(32ビット)のデータD1に対し、7ビットのチェックビットを付加する。

【0021】さらにEDAC24A及び24Bは、記録時、各パッファメモリ21A及び21Bより出力されるデータD1をチェックビットにより誤り検出処理し、誤り訂正可能な場合には誤り訂正処理する。すなわちEDAC24A及び24Bは、39ビットのデータに対して、1ビットのビット誤りが検出された場合、対応するビットの論理レベルを反転して誤り訂正処理する。これに対して2ビット以上のビット誤りが検出された場合、誤り訂正困難なことにより、そのままデータD1を出力する。

【0022】さらにEDAC24A及び24Bは、この誤り訂正処理結果をエラーフラグF1によりタイミング制御回路25に通知する。ここでエラーフラグF1が値1の場合、エラーが発生していない状態を示し、エラーフラグF1が値2の場合、誤り訂正処理できたことを、エラーフラグF1が値2の場合、誤り訂正できなかったことを通知するようになされている。

【0023】さらにEDAC24A及び24Bは、このように処理したデータD1を出力すいる際に、32ビットのデータD1に対して、4ビットのパリティ符号を付加して出力し、これにより続く周辺回路におけるビットエラーを検出できるようになされている。

【0024】これに対して再生時、EDAC24A及び24Bは、図6に示すように、4ビットのパリティ符号が付加されてなる再生データD2を受け、このパリティ符号により誤り検出処理する。さらにEDAC24A及び24Bは、誤り検出結果をエラーフラグF2によりタイミング制御回路25に通知する。これによりEDAC

24A及び24Bは、信号処理回路10よりEDAC24A及び24Bに至までの経路について、この経路で発生したエラーを検出して通知する。

【〇〇25】さらにEDAC24A及び24Bは、再生時、このようにして入力されるデータD2よりパリテェや 符号を除去した後、記録時と同様の、7ピットのチェックビットを付加してパッファメモリ21A及び21Bに 不すように、このようにして格納したデータロ2 に のようにして格納したデータロ2 を 説明 正処理結果をエラーフラグF1により 日下 の と 1 により E D A C 2 4 A 及び 2 1 B は、記録再生時、パッファメモリ21A及び21B は、記録再生時、パッファメモリ21A及び1B いの入出力の際におけるデータD1と に 誤り訂正処理するようになされている。

【0026】テープコントローラ27は、信号処理回路10(図2)等により構成され、記録時、バッファメモリ24A及び24Bより入力されるデータD1をデータ処理して出力する。このときテープコントローラ27は、データD1に付加されたパリティ符号によりデータD1のビット誤りを検出し、検出結果をエラー情報EE1としてシステム制御回路22に出力する。これによりデータ処理装置20では、バッファメモリ24A及び24Bより信号処理回路10に至までの間で、データD1に発生したビットエラーを検出し、検出結果を出力するようになされている。またテープコントローラ27は、再生時、信号処理回路10より出力されるデータD2に4ビットのパリティ符号を付加して出力し、このパリティ符号によりビットエラーを検出できるようにする。

【 O O 2 7 】 さらにテープコントローラ 2 7 は、記録再生時、1 I D 単位で入力されるデータ D 1 、 D 2 の最後尾のデータを検出し、これによりフレーミングエラーを検出する。ここでフレーミングエラーは、何らかの原因により1 I D を単位にしてなるデータのブロック構造が乱れるエラーである。この実施の形態では、記録時、インターフェース制御回路 3 において 1 6 進数で「O F O F O F O F 」のデータが各ブロックの最後尾に付加され、テープコントローラ 2 7 は、最後尾のデータがこれと異なる場合、フレーミングエラーと判断してエラー情報 E E 1 を出力する。

【0028】メモリ制御回路26は、インターフェース制御回路3より出力されるコントロール信号SC1に応じて、またタイミング制御回路25に入力されるコントロール信号SC2に応じて、バッファメモリ21A及び21Bをアドレス制御し、これにより記録再生時、バッファメモリ21A及び21Bのメモリ空間を順次指定して、データD1、D2を読み出また格納し、また格納したデータD1、D2を読み出ま

【0029】タイミング制御回路25は、バッファメモリ21A及び21Bと、周辺回路とを制御する制御回路でなり、エラーフラグF1に応じてシステム制御回路22及びインターフェース制御回路3にエラー情報EÉ3を通知する。このときタイミング制御回路25は、メモリ制御回路26の発行するアドレスADA及びADBをモニタすることにより、エラーの発生したデータに対応するバッファメモリ21A及び21Bのアドレスを併せてシステム制御回路22に通知する。またタイミング制でシステム制御回路22に通知する。またタイミング制でシステム制御回路22に通知する。またタイミング制でシステム制御回路22に通知である。

【0030】かくするにつきこの実施の形態では、記録時、図8に示すような経路により、インターフェース2より入力したデータD1を信号処理回路10に出力し、このときEDAC24A及び24Bからパッファメモリ21A及び21BからEDAC24A及び24Bによいてチェックビットによりこのを監視し、可能な限り誤り訂正する。またこのEDAC24A及び24Bからテープコントローラ27でによりテープコントローラ27でビットエラーを監視する。さらにインターフェース2よりテープコントローラ27での間については、パリティ符号によりテープコントローラ27でデープロントローラ27でありフレーミングエラーを監視する。

【0031】これに対して図9に示すように、再生時においては、テープコントローラ27からEDAC24A及び24Bまでの間については、EDAC24A及び24Bにおいて、パリティ符号によりビットエラーを監視する。さらにEDAC24A及び24Bからバッファメモリ21A及び21BからEDAC24A及び24Bに入力するまでの間で発生したビットエラーについて、EDAC24A及び24Bにおいて、チェックビットによりビットエラーを監視し、可能な限り誤り訂正する。さらに磁気記録再生系よりテープコントローラ27に至るまでの間について、テープコントローラ27によりフレーミングエラーを監視する。

【 O O 3 2 】システム制御回路 2 2 (図 2 )は、外部機器より入力される制御コマンドに応動してこのデータ処理装置 2 O 全体の動作を制御し、これにより外部機器より入力されるデータ D 1 を磁気テープMに記録し、またこの磁気テープMに記録したデータ D 2 を再生して外部機器に出力する。このときシステム制御回路 2 2 は、タイミング制御回路 2 5 等より出力されるエラー情報 E E 1 ~ E E 2 に従って必要に応じて全体の動作を切り換え制御し、これによりパッファメモリ 2 1 A 、 2 1 B 及び

周辺回路によるビットエラーを可能な限り修復する。またビットエラーが発生した場合は、不揮発生メモリにより構成される履歴メモリ23に記録を残し、この記録により必要に応じてユーザーに警告を発生する。

【0033】すなわちシステム制御回路22は、外部機器より音き込みの制御コマンドが入力されると全体の動作を記録の動作モードに切り換え、外部機器の動作に同期したタイミングで、インターフェース2を介して入力されるデータD1をバッファメモリ21A及び21Bに順次格納する。この状態でシステム制御回路22は、図1に示すように、ステップSP1からステップSP2に移り、バッファメモリ21A及び21Bより1ID分のデータD1をバッファメモリ21A及び21Bより計み出して信号処理回路10に転送する。

【〇〇34】このときシステム制御回路22は、続くステップSP4において、エラー情報EE1、EE2に基づいてエラーが発生したか否か判断し、ここで否定結果が得られると、ステップSP5に移る。ここでシステム制御回路22は、続くデータD1の有無を判断し、続くデータD1がパッファメモリ21A及び21Bに保持されている場合、ステップSP2に移り、続く1ID分ので続くデータD1がパッファメモリ21A及び21日に保持されていない場合、ステップSP5よりステップSP5よりステップSP5よりステップSP5よりステップSP5よりステップSP5よりステップSP5よりステップSP5よりでデータD1を磁気テープMに記録する。

【0035】この一連の処理において、エラーが発生すると、システム制御回路22は、1ID分のデータを記録した後、ステップSP7に移り、エラーの種類を判別する。ここで発生したエラーがEDAC24A及び24Bにより検出された1ビットエラーの場合、システム制御回路22は、ステップSP8に移り、後述する1ビットエラー処理を実行してステップSP5に戻る。これに対して発生したエラーがテープコントローラ27により検出されたフレーミングエラーの場合、ステップSP9に移り、後述するフレーミングエラー処理を実行してステップSP5に戻る。

【0036】さらに発生したエラーがEDAC24A及び24Bにより検出された2ビットエラーの場合、システム制御回路22は、ステップSP10に移り、後述する2ビットエラー処理を実行してステップSP5に戻る。さらに発生したエラーがテープコントローラ27により検出されたパリティエラーの場合、システム制御回路22は、ステップSP11に移り、後述するパリティエラー処理を実行してステップSP5に戻る。さらにシステム制御回路22は、これら1ビットエラー処理等において、装置の故障と判断される場合、ステップSP5

に戻ることなく、記録の処理を中止し、誤ったデータの 記録を防止する。

【0037】なおここで1ビットエラーとは、チェックビットにより検出されるビット誤りのうち、誤り訂正に成功したビット誤りを意味し、2ビットエラーとは、同様にチェックビットにより検出されるビット誤りのうち、誤り訂正困難なビット誤りを意味する。さらにパリティエラーとは、EDAC24A、24B又はテープコントローラ27において、データD1、D2に付加されたパリティ符号により検出されるエラーを意味する。これによりシステム制御回路22は、発生したエラーの種類に応じて対応する処理手順を実行し、これにより実用上充分な範囲で、バッファメモリ21A、21B及び周辺回路の信頼性を向上する。

【0038】図10は、1ビットエラー処理ルーチィンを示すフローチャートである。システム制御回路22は、この1ビットエラー処理において、ステップSP21に移り、タイミング制御回路25より通知されたエラー情報EE1に基づいて、エラーの発生したデータに対応する領域より改めて対応するデータD1を読み出す。続いてシステム制御回路22は、ステップSP22に移り、この読み出したデータD1について、再び1ビットエラーが発生したか否か判断する。ここで正しく読み出すことができた場合、システム制御回路22は、ステップSP22からステップSP23に移り、エラーモードをセットする。

【0039】ここでこの種のデータ処理装置において発生するデータのエラーは、大きくハードエラーとソフトエラーとに分類することができる。ここでハードエラーとは、一般に回路やデバイス(IC等)の故障によって発生する恒久的なデータの破壊を意味する。メモリにおけるハードエラーは、データのあるビット(0か1)を記憶する単位(メモリセル)等が故障し、該当するメモリセルに割り当てられたビットが常時0または1に保持される状態であり、特定の1ビットに異常が発生する場合、特定のアドレス空間全体に異常が発生する場合とがある。

【0040】これに対して偶発的にデータが破壊され、ビット誤りが再現できない場合をソフトエラーと呼ぶ。メモリのソフトエラーには、メモリIC内のメモリセルからデータを読み出した後にデータが変化するものと、メモリセル内のデータそのものが変化してしまうものとがあり、前者は、メモリの周辺回路におけるソフトエラーにより発生し、後者は、その後何度同じアドレスを読み出しても、正しいデータを読み出すことが困難になる。しかしながらメモリのソフトエラーは、メモリ自身(ハードウェア)が壊れたわけではないので、もう一度正しいデータを書き込めば、正しいデータを読み出すことができる。

【0041】これによりこの実施の形態では、これらエ

ラーの発生原因に対応して図11に示すようにエラーモードを規定する。すなわちバッファメモリ21A、21 B以外の周辺回路において、ノイズ等によりデータの論理値が変化したと考えられる場合は、エラーモードをE1とする。またバッファメモリ21A、21B以外の周辺回路の故障と判断される場合、エラーモードをE2とし、バッファメモリ21A、21Bからのデータ出力の際に、何らかの原因でデータの論理値が変化したと考えられる場合、エラーモードをE3とする。

j

【0042】さらにバッファメモリ21A、21B内のデータそのものが変化している場合、エラーモードをE4とし、バッファメモリ21A、21Bの故障、バッファメモリ21A、21Bが故障しかかっていると考えられる場合、それぞれエラーモードをE5及びE6とする

【0043】これによりシステム制御回路22は、始めに検出されたエラー情報EE1による誤り検出結果と、このエラー情報EE1に基づいて再度のデータ読み出りの原因を自己診断し、この自己診断結果に基づいて全により、1ビット会の動作を切り換える。すなわちステップSP22において否定結果が得られる場合、システム制御回路22は、当初の1ビット誤りは、パッファメモリ21A、21B以外の周辺回路において、ノイズ等によりデータの論理値が変化した場合、又はパッファメモリ21A、21Bからの出力の際に、何らかの原因でデータの論理値が変化した場合と考えられることにより、エラーモードを対応するE1及びE3にセットする。

【0044】これによりシステム制御回路22は、続くステップSP24において、このビットエラーの発生した時刻、エラーの種類、エラーモード、バッファメモリ21A、21Bの対応するアドレスADA、ADBを歴メインスADA、ADBをでした後、ステップSP25に移ったといる。すなわちこの場合、ビックにおいては、チェックにより正しく誤り訂正処理されて磁気テープMに記録により、システム制御回路21は、バッファメモリ21A及び21Bに格納されている、又はインターフェース2を介して入力される続くデータD1の記録に支障を来たすことのないように、この1ビットエラー処理を終了する。

【0045】これに対して再度の読み出しで再び1ビット誤りが検出された場合、システム制御回路22は、ステップSP26に移る。ここでシステム制御回路22は、この再度の読み出しにおいて、EDAC24A及び24Bで誤り訂正処理した正しいデータD1を、同一のアドレス空間に格納した後、再び読み出す。続いてシステム制御回路22は、ステップSP27に移り、この読み出したデータについて、再び1ビ

ット誤りが発生したか否か判断する。

【0046】ここで1ビットエラーが発生しない場合、 パッファメモリ21A、21Bへのデータ格納時に、ノ イズ等の何らかの原因によりデータD1そのものが変化 し、この場合は偶発的なビットエラーと考えられること により、システム制御回路22は、ステップSP28に 移り、エラーモードを対応するE4にセットする。さら にシステム制御回路22は、ステップSP24に移り、 エラー発生時刻、エラーモード等を履歴メモリ23に記 録してステップSP25に移る。かくするにつきシステ ム制御回路22は、この場合もビットエラーの発生した データD1においては、チェックビットにより正しく誤 り訂正処理されて磁気テープMに記録されていることに より、またこのビットエラーが偶発的に発生したと考え られることにより、パッファメモリ21A及び21Bに 格納されている、又はインターフェース2を介して入力 される続くデータD1の記録に支障を来すことのないよ うに、メインルーチィンに戻る。

【0047】これに対して再び1ビットエラーが発生し た場合、システム制御回路22は、ステップSP27よ リステップSP29に移る。この場合、この1ビットエ ラーは、パッファメモリ21A、21Bの対応するアド レス空間の故障と考えられることにより、システム制御 回路22は、エラーモードを対応するエラーモードE5 にセットした後、ステップSP24に移る。これにより システム制御回路22は、この場合もビットエラーの発 生したデータD1においては、チェックビットにより正 しく誤り訂正処理されて磁気テープMに記録されている ことにより、また続く記録の処理においても誤り訂正し て正しいデータを磁気テープMに記録できることによ り、パッファメモリ21A及び21Bに格納されてい る、又はインターフェース2を介して入力される続くデ ータD1の記録に支障を来すことのないように、メイン ルーチィンに戻る。

【0048】これに対して図12は、2ビットエラー処理の処理ルーチィンを示すフローチャートである。システム制御回路22は、この2ビットエラー処理において、ステップSP30からステップSP31に移り、この場合磁気テープMに誤ったデータD2が記録されたことにより、磁気テープMを巻き戻しして頭出しした後、磁気テープMの走行を開始し、磁気テープMの対応する領域に改めてデータD1を記録する。このときシステム制御回路22は、バッファメモリ21A及び21Bより対応する1IDのデータD1を読み出して磁気テープに記録する。

【0049】このようにしてデータD1の記録をリトライすると、システム制御回路22は、ステップSP32に移り、再び2ビットエラーが発生したか否か判断する。これによりシステム制御回路22は、始めに検出されたエラー情報による誤り検出結果と、このエラー情報

に基づくリトライの誤り検出結果とにより、2ビット誤りの原因を自己診断し、この自己診断結果に基づいて全体の動作を切り換える。

【0050】すなわちシステム制御回路22は、ステップSP31において正しくデータD1を読み出すことができた場合、ステップSP32からステップSP33に移る。この場合、ノイズ等の影響により偶発的に2ビットエラーが発生したと考えられることにより、システム制御回路22は、ステップSP33において、エラーモードをE1、E3にセットする。さらにこの場合データ記録のリトライにより磁気テープMに正しいデータが記録されたことにより、ステップSP34に移り、履歴メモリ23にエラー発生時刻等を記録する。さらにシステム制御回路22はステップSP35に移ってメインルーチィンに戻る。

【0051】これによりシステム制御回路22は、再送要求による外部機器の処理を妨げることなく、この処理手順を終了する。

【0052】これに対してデータ記録のリトライで再び2ビット誤りが検出された場合、システム制御回路22は、ステップSP36に移る。ここでシステム制御回路22は、外部機器にデータ再送要求を発行すると共に、磁気テープMを巻き戻しして走行を開始し、これにより外部機器から再送されたデータD1を用いて、磁気テープMの対応する領域にデータ記録をリトライする。

【0053】続いてシステム制御回路22は、ステップSP37に移り、この再生されたデータについて、再び2ビット誤りが発生したか否か判断する。これによりシステム制御回路22は、始めに検出されたエラー情報と、エラー情報に基づいて実行するステップSP31及びSP36のリトライで検出される誤り検出結果とにより、2ビット誤りの原因を自己診断し、この自己診断結果に基づいて全体の動作を切り換える。

【0054】すなわちシステム制御回路22は、ここで2ビットエラーが発生しない場合、バッファメモリ21A、21Bへのデータ格納時に、ノイズ等によりデータD1そのものが変化した、偶発的なビットエラーと考えられることにより、ステップSP38に移り、エラーモードを対応するE4にセットする。さらにシステム制御回路22は、続いてステップSP34に移り、エラー発生時刻、エラーモード等を履歴メモリ23に記録した後、ステップSP35に移ってメインルーチィンに戻る。

【0055】かくするにつきこの実施の形態では、最も発生頻度の高い1ビット誤りに対応するようにチェックビット数を設定して、1ビット誤りについては外部機器に対して再送要求を発行しなくても、内部処理により正しいデータを記録し、2ビット以上のビットエラーについては、必要に応じて外部機器に対して再送要求を発行

して正しいデータを記録するようになされている。すなわち1ビットエラーにおいては、データ処理装置20が正しく動作している場合、上述したように数年で1回程度しか発生せず、2ビットエラーにおいては、この1ビットエラーに比してさらに一段と発生確立が低下する。これによりデータ処理装置20では、チェックビットの付加によるパッファメモリ21A、21Bの容量の増大を有効に回避して、実用上充分な信頼性を確保するようになされている。

【0056】これに対して再び2ビットエラーが発生し た場合、システム制御回路22は、ステップSP37よ リステップSP39に移る。ここでシステム制御回路2 2は、同一アドレスにおいて2ビットエラーが発生した か否か判断し、肯定結果が得られると、この場合パッフ アメモリ21A、21Bの対応するアドレス空間の故障 と考えられることにより、ステップSP39に移り、エ ラーモードを対応するエラーモードE5にセットする。 【0057】さらにこの場合、他のメモリ空間を使用す れば磁気テープMに正しいデータを記録することができ るものの、同一のメモリ空間を使用しては磁気テープM に正しいデータを記録することが困難なことにより、ス テップSP41に移り、信頼性を優先して、全体の動作 を停止制御する。このときシステム制御回路22は、イ ンターフェース制御回路3を介してホストコンピュータ でなる外部機器にエラーメッセージを発行し、データを 正しく記録できなかった旨、システム異常により動作を 停止する旨ユーザーに通知する。またシステム制御回路 22は、履歴メモリ23に記録を残し、ステップSP4 2に移ってメインルーチィンに戻ることなく処理手順を 終了する。

【0058】これに対して異なるアドレスにおいて2ビ ット誤りが発生した場合、システム制御回路22は、ス テップSP39よりステップSP43に移る。この場合 パッファメモリ21A、21Bが故障しかけていると考 えられることにより、システム制御回路22は、エラー モードを対応するエラーモードE6にセットする。さら にこの場合は、データを再送してデータ記録をリトライ しても、正しくデータを記録できないと考えられること により、ステップSP41に移って全体の動作を停止制 御すると共に、ユーザーに警告を通知する。またこの場 合も同様にして履歴メモリ23に記録を残し、ステップ SP42に移ってメインルーチィンに戻ることなく処理 手順を終了する。なおホストコンピュータからデータD 1の再送がない場合、システム制御回路22は、その旨 メッセージを発行した後、ステップSP36よりステッ プSP42に移って全体の動作を停止する。

【0059】図13は、パリティエラー処理の処理ルーチィンを示すフローチャートである。システム制御回路22は、このパリティエラー処理において、ステップSP45からステップSP46に移り、この場合磁気テー

プMに誤ったデータD1が記録されたことにより、磁気テープMを巻き戻しして頭出しした後、磁気テープMの 走行を開始し、磁気テープMの対応する領域に改めてデータD1を記録する。このときシステム制御回路22 は、パッファメモリ21A及び21日より対応する1I DのデータD1を読み出して磁気テープに記録する。

【0060】このようにしてデータD1の記録をリトライすると、システム制御回路22は、ステップSP47に移り、再びパリティエラーが発生したか否か判断する。これによりシステム制御回路22は、始めに検出された誤り検出結果と、リトライの誤り検出結果とにより、パリティエラーの原因を自己診断し、この自己診断結果に基づいて全体の動作を切り換える。

【〇〇61】すなわちシステム制御回路22は、ステップSP46において正しくデータを読み出すことができた場合、ステップSP47からステップSP48に移る。ここでこの場合、ノイズ等により偶発的にパリティエラーが発生したと考えられることにより、システム制御回路22は、ステップSP48において、エラーモードをE1にセットする。さらにこの場合データ記録できたことにより、ステップSP49に移る。ここでシステム制御回路22は、履歴メモリ23にエラー発生時刻等を記録し、ステップSP50に移ってメインルーチィンに戻る。

【0062】これによりシステム制御回路22は、外部機器に再送要求を発行して外部機器の処理を妨げることなく、この処理手順を終了する。

【0063】これに対してデータ記録のリトライで再びパリティエラーが検出された場合、システム制御回路2とは、ステップSP47よりステップSP51に移る。ここでシステム制御回路2とは、EDAC24A、24Bからテープコントローラ27に至までの異常が再ることにより、エラーモードをE2にセットする。繰りまることにより、エラーモードをE2にセットする。繰りまることが困難なことが困難なことが困難なことが困難なことが困難なことが困難なことが困難なことが困難なことがあまたとが困難なことに移り、ステップSP52に移り、全体の動作を停止制ェステム制御回路3を介してユーザーに通知する。またシステム制御回路3を介してユーザーに通知する。またテップSP53に移ってメインルーチィンに戻ることなく処理手順を終了する。

【0064】図14は、フレーミングエラー処理の処理ルーチィンを示すフローチャートである。システム制御回路22は、このフレーミングエラー処理において、ステップSP55からステップSP56に移り、この場合磁気テープMに誤ったデータD1が記録されたことにより、磁気テープMを巻き戻しして頭出しした後、磁気テープMの走行を開始し、磁気テープMの対応する領域に改めてデータD1を記録する。このときシステム制御回

8

路22は、バッファメモリ21A及び21Bより対応する1IDのデータD1を読み出して磁気テープに記録する。

【0065】続いてシステム制御回路22は、ステップ SP57に移り、再びフレーミングエラーが発生したか 否か判断する。これによりシステム制御回路22は、始 めに検出された誤り検出結果と、このリトライで検出さ れる誤り検出結果とにより、フレーミングエラーの原因 を自己診断し、この自己診断結果に基づいて全体の動作 を切り換える。

【0066】すなわちシステム制御回路22は、ステップSP56において正しくデータを読み出すことができた場合、ステップSP57からステップSP58に移る。この場合、ノイズ等により偶発的にフレーミングエラーが発生したと考えられることにより、システム制御回路22は、ステップSP58において、エラーモードをE1にセットする。さらにこの場合データ記録のリトライにより磁気テープMに正しいデータを記録できたことにより、ステップSP59に移り、履歴メモリにエラー発生時刻等を記録した後、ステップSP60に移ってメインルーチィンに戻る。

【0067】これに対してデータ記録のリトライで再びフレーミングエラーが検出された場合、システム制御回路22は、ステップSP57よりステップSP61に移る。ここでシステム制御回路22は、外部機器にデータ再送要求を発行すると共に、磁気テープMを巻き戻しして走行を開始し、これにより外部機器から再送されたデータD1を用いて、磁気テープMの対応する領域にデータ記録をリトライする。

【0068】続いてシステム制御回路22は、ステップSP62に移り、この再送されたデータについて、再びフレーミングエラーが発生したか否か判断する。これによりシステム制御回路22は、始めに検出されたエラー情報と、ステップSP56及びSP61で検出される誤り検出結果とにより、フレーミングエラーの原因を自己診断し、この自己診断結果に基づいて全体の動作を切り換える。

【0069】すなわちシステム制御回路22は、フレーミングエラーが発生しない場合、バッファメモリ21A、21Bへのデータ格納時に、ノイズ等によりデータD1が変化した、偶発的なエラーと考えられることにより、ステップSP63に移り、エラーモードを対応するE4にセットする。さらにシステム制御回路22は、続いてステップSP59に移り、エラー発生時刻、エラーモード等を履歴メモリ23に記録し、ステップSP60に移ってメインルーチィンに戻る。

【0070】これに対して再びフレーミングエラーが発生した場合、システム制御回路22は、ステップSP62よりステップSP64に移る。ここでシステム制御回路22は、同一の異常が再現されることにより、エラー

モードをE2にセットする。続いてシステム制御回路22は、ステップSP65に移り、全体の動作を停止制御すると共に、インターフェース制御回路3を介してユーザーに通知する。また履歴メモリ23に記録を残した後、ステップSP66に移り、メインルーチィンに戻ることなく処理手順を終了する。

【 O O 7 1 】これらの処理によりシステム制御回路 2 2 は、極めて高い信頼性により、外部機器から入力されるデータ D 1 を磁気テープMに記録する。なおシステム制御回路 2 2 は、1 ビットエラー処理、2 ビットエラー処理、パリティエラー処理及びフレーミングエラー処理において、それぞれ異なるエラーが別途検出された場合、発生したエラーの内容に応じて、これら別途検出されたエラーに対応するエラー処理を優先して実行し、また実行中のエラー処理と同時並列的に別途検出されたエラーに対応するエラー処理を実行するようになされている。

【0072】図15は、データ再生時におけるシステム制御回路22のメイン処理ルーチィンを示すフローチャートである。システム制御回路22は、外部機器より読み出しの制御コマンドが入力されると全体の動作を再生の動作モードに切り換え、磁気テープMの再生に同期となるに変けで順次信号処理回路10より出力されるデータD2をパッファメモリ21A及び21Bに格納よりデータ送出の了解が得られると、ステップSP72に移り、パッファメモリ21A及び21Bの先頭アドレスをセットした後、ステップSP73に移り、パッファメモリ21A及び21Bより1ID分のデータD2を外部機器に送出する。

【0073】このときシステム制御回路22は、続くステップSP74において、エラー情報EE1、EE2に基づいてエラーが発生したか否か判断し、ここで否定結果が得られると、ステップSP75に移る。ここでシステム制御回路22は、続くデータD2の有無を判断に保持されている場合、ステップSP72に移り、続く11D分のデータD2について同様の処理を繰り返する。これに対して続くデータD2がパッファメモリ21A及び1Bに保持されていない場合、ステップSP76に移ってこの処理手順を終了する。これによりシステム制御回路22は、エラーを監視しながら、11D単位でデータD2を外部機器に出力する。

【〇〇74】この一連の処理において、エラーが発生すると、システム制御回路22は、11D分のデータD2を出力した後、ステップSP77に移り、エラーの種類を判別する。ここで発生したエラーがEDAC24A及び24Bにより検出される1ビットエラーの場合、システム制御回路22は、ステップSP78に移り、後述する1ビットエラー処理を実行してステップSP75に戻る。これに対して発生したエラーがテープコントローラ

27により検出されるフレーミングエラーの場合、ステップSP79に移り、後述するフレーミングエラー処理を実行してステップSP75に戻る。

【0075】さらに発生したエラーがEDAC24A及び24Bにより検出される2ビットエラーの場合、システム制御回路22は、ステップSP80に移り、後述する2ビットエラー処理を実行してステップSP75に戻る。さらに発生したエラーがEDAC24A及び24Bにより検出されるパリティエラーの場合、システム制御回路22は、ステップSP81に移り、後述するパリティエラー処理を実行してステップSP75に戻る。なおシステム制御回路22は、これら1ビットエラー処理等において、装置の故障と判断される場合、ステップSP75に戻ることなく、再生の処理を中止し、誤ったデータの出力を防止する。

【0076】図16は、再生時における1ビットエラー処理ルーチィンを示すフローチャートである。システム制御回路22は、この1ビットエラー処理において、ステップSP86に移り、タイミング制御回路25より通知されたエラー情報EE3に基づいて、エラーの発生したデータに対応する領域よりも数にするでで立るでででである。ここで正しく読み出すことができた場合、システム制御回路22は、ステップSP87からステップSP88に移り、エラーモードをE1、E2にセットする。

【0077】これによりシステム制御回路22は、再生時においても、2つの誤り検出結果により、1ビット誤りの原因を自己診断し、この自己診断結果に基づいて全体の動作を切り換える。すなわちステップSP87において否定結果が得られた場合、システム制御回路22は、当初の1ビット誤りは、バッファメモリ21A、21B以外の周辺回路において、ノイズ等によりデータの論理値が変化した場合、又はバッファメモリ21A、21Bからの出力の際に、何らかの原因でデータの論理値が変化した場合と考えられることにより、エラーモードを対応するE1及びE3にセットする。

【0078】これによりシステム制御回路22は、続くステップSP89において、このビットエラーを関連する情報と共に履歴メモリ23に記録した後、ステップSP90に移ってメインルーチィンに戻る。すなわちこの場合、ビットエラーの発生したデータD1においては、チェックビットにより正しく誤り訂正処理されて外部機器に出力されていることにより、またこのビットエラーが偶発的に発生したと考えられることにより、システム制御回路22は、続くデータD2の出力に支障を来たすことのないように、この1ビットエラー処理を終了する。

【0079】これに対して再度の読み出しで再び1ビット誤りが検出された場合、システム制御回路22は、ステップSP91に移る。ここでシステム制御回路22は、この再度の読み出しにおいて、EDAC24A及び24Bで誤り訂正処理した正しいデータD1を、同一のアドレス空間に格納した後、再び読み出す。続いてシステム制御回路22は、ステップSP92に移り、この読み出したデータについて、再び1ビット誤り発生したか否か判断する。

【0080】ここで1ビットエラーが発生しない場合、バッファメモリ21A、21Bへのデータ格納時に、ノイズ等によりデータD2そのものが変化した偶発的なビットエラーと考えられ、ビットエラーの発生したデータD2においては、チェックビットにより正しく誤り訂正処理されて外部機器に記録されていることにより、システム制御回路22は、ステップSP93に移り、エラーモードをE4にセットした後、ステップSP94に移り、履歴メモリ23に記録を残してステップSP90に移る。

【0081】これに対して再び1ビットエラーが発生した場合、システム制御回路22は、ステップSP994に移る。この場合、この1ビットモリステップSP94に移る。この場合、この1ビットモリ空間の故障と考えられることにより、システム制御回路22は、エラーモードを対応するエラーモードとよりによりによりによりによりによいては、チェックビットにより発生したデータD1においては、チェックビットにより発生したデータD1においては、チェックビットにより、ことにより、また続く記録の処理においても誤り訂正していデータを出力できることにより、続くデータD2の出力に支障を来たすことのないように、メインルーチィンに戻る。

【0082】これに対して図17は、2ビットエラー処理の処理ルーチィンを示すフローチャートである。システム制御回路22は、この2ビットエラー処理において、ステップSP100からステップSP101に移り、この場合外部機器に誤ったデータD2が出力されたことにより、外部機器にデータD2の再送を宣言する。さらにシステム制御回路22は、バッファメモリ21A及び21Bより同一IDのデータD2を読み出して外部機器に出力し、これによりバッファメモリ21A及び21Bからのデータ出力をリトライする。

【0083】続いてシステム制御回路22は、ステップSP102に移り、再び2ビットエラーが発生したか否か判断し、これによりシステム制御回路22は、連続する誤り検出結果により、2ビット誤りの原因を自己診断し、この自己診断結果に基づいて全体の動作を切り換える。

【0084】すなわちシステム制御回路22は、ステッ

プSP101において正しくデータ出力することができた場合、ステップSP102からステップSP103に移る。この場合、ノイズ等により偶発的に2ビットエラーが発生したと考えられることにより、システム制御回路22は、ステップSP103において、エラーモードをE1、E3にセットする。さらにこの場合データ出力のリトライにより外部機器に正しいデータを出力できたことにより、ステップSP104に移り、履歴メモリ23に記録を残した後、ステップSP105に移ってメインルーチィンに戻る。

【0085】これによりシステム制御回路22は、磁気テープ走行系を駆動することのない、バッファメモリ21A及び21Bからのデータ出力のリトライにより、2ビットエラーを修復してこの処理手順を終了する。

【0086】これに対してデータ出力のリトライで再び2ビット誤りが検出された場合、システム制御回路22は、ステップSP102よりステップSP106に移る。ここでシステム制御回路22は、外部機器に再びデータ再送を宜言すると共に、磁気テープMを巻き戻しして対応する1ID分のデータ再生をリトライする。

【0087】続いてシステム制御回路22は、ステップSP107に移り、このリトライしたデータについて、再び2ビット誤りが発生したか否か判断する。ここで2ビットエラーが発生しない場合、ノイズ等によりデータD2そのものが変化した偶発的なビットエラーと考えられることにより、ステップSP108に移り、エラーモードを対応するE4にセットする。さらにシステム制御回路22は、続いてステップSP104に移り、履歴メモリ23に記録を残した後、ステップSP105に移ってメインルーチィンに戻る。

【0088】これに対して再び2ビットエラーが発生した場合、システム制御回路22は、ステップSP107よりステップSP109に移る。ここでシステム制御回路22は、同一アドレスにおいて2ビットエラーが発生したか否か判断し、肯定結果が得られると、この場合バッファメモリ21A、21Bの対応するアドレス空間の故障と考えられることにより、ステップSP110に移り、エラーモードを対応するエラーモードE5にセットする。

【0089】続いてシステム制御回路22は、ステップSP111に移り、信頼性を優先して、全体の動作を停止制御する。このときシステム制御回路22は、インターフェース制御回路3を介してホストコンピュータでなる外部機器にエラーメッセージを発行し、データを正しく出力することが困難な旨、またシステム異常により動作を停止する旨ユーザーに通知する。また履歴メモリ23に記録を残した後、ステップSP112に移り、メインルーチィンに戻ることなく処理手順を終了する。

【0090】これに対して異なるアドレスにおいて2ビット誤りが発生した場合、システム制御回路22は、ス

テップSP109よりステップSP113に移る。この 場合パッファメモリ21A、21Bが故障しかけている と考えられることにより、システム制御回路22は、エ ラーモードを対応するエラーモードE6にセットする。 さらにこの場合は、正しくデータを出力できないと考え られることにより、ステップSP111に移って全体の 動作を停止制御すると共に、ユーザーに警告を通知す る。また履歴メモリ23に記録を残した後、ステップS P112に移り、メインルーチィンに戻ることなく処理 手順を終了する。なおホストコンピュータからデータ再 送の許可が得られない場合、システム制御回路22は、 その旨メッセージを発行した後、ステップSP101よ リステップSP112に移って全体の動作を停止する。 【0091】図18は、再生時におけるパリティエラー 処理の処理ルーチィンを示すフローチャートである。シ ステム制御回路22は、このパリティエラー処理におい て、ステップSP115からステップSP116に移 り、この場合外部機器に誤ったデータD2が出力された ことにより、外部機器に対してデータ再送を宜言する。 さらにシステム制御回路22は、磁気テープMを巻き戻 し、同一IDを再生することにより、データ再生をリト ライする。

į

【0092】このようにしてデータD2の再生をリトラ イすると、システム制御回路22は、ステップSP11 フに移り、再びパリティエラーが発生したか否か判断 し、これにより連続する誤り検出結果により、パリティ エラーの原因を自己診断し、この自己診断結果に基づい て全体の動作を切り換える。すなわちシステム制御回路 22は、ステップSP116において正しくデータを出 力することができた場合、ステップSP117からステ ップSP118に移る。ここでこの場合、ノイズ等によ り偶発的にパリティエラーが発生したと考えられること により、システム制御回路22は、ステップSP118 において、エラーモードをE1にセットする。さらにこ の場合データ再生のリトライにより外部機器に正しいデ ータを出力できたことにより、ステップSP119に移 り、履歴メモリ23に記録を残した後、ステップSP1 20に移ってメインルーチィンに戻る。

【〇〇93】これに対してデータ再生のリトライで再びパリティエラーが検出された場合、システム制御回路22は、ステップSP117よりステップSP121に移る。ここでシステム制御回路22は、テープコントローラ27からEDAC24A、24Bに至るまでの間で中間が再現されることにより、エラーモードをE2にセットする。さらにシステム制御回路22は、この場合リライトを繰り返しても正しいデータを出力することがの動作を停止制御する。このときシステム制御回路22は、インターフェース制御回路3を介してユーザーに通知する。また履歴メモリ23に記録を残した後、ステップS

P123に移り、メインルーチィンに戻ることなく処理 手順を終了する。なおこの場合も、ホストコンピュータ からデータ再送の許可が得られない場合、システム制御 回路22は、その旨メッセージを発行した後、ステップ SP116よりステップSP123に移って全体の動作 を停止する。

【0094】図19は、再生時におけるフレーミングエラー処理の処理ルーチィンを示すフローチャートである。システム制御回路22は、このフレーミングエラー処理において、ステップSP125からステップSP126に移り、外部機器に誤ったデータD2が出力されたことにより、外部機器にデータ再送を宣言する。さらにシステム制御回路22は、磁気テープMを巻き戻して同ーIDのデータD2を再生することにより、データ再生をリトライする。

【0095】続いてシステム制御回路22は、ステップ SP127に移り、再びフレーミングエラーが発生した か否か判断する。これによりシステム制御回路22は、 再生時、フレーミングエラーについても、エラーの原因 を自己診断し、この自己診断結果に基づいて全体の動作 を切り換える。すなわちシステム制御回路22は、ステ ップSP126において正しくデータD2を出力するこ とができた場合、ステップSP127からステップSP 128に移る。この場合、ノイズ等により偶発的にフレ ーミングエラーが発生したと考えられることにより、シ ステム制御回路22は、ステップSP128において、 エラーモードをE1にセットする。さらにこの場合デー タ再生のリトライで外部機器に正しいデータを出力でき たことにより、ステップSP129に移り、履歴メモリ に記録を残した後、ステップSP130に移ってメイン ルーチィンに戻る。

【0096】これに対してデータ再生のリトライで再びフレーミングエラーが検出された場合、システム制御131に移る。ここでシステム制御回路22は、同一の異常が再現されることにより、エラーとでをE2により、エラーをE2により、エラーをE2により、ステップの動作を停止制御すると共に、ステップの動作を停止制御する。におり、全体の動作を停止制御する。にびいまる。に記録を残し、ステップの中でのよったとない場合を発し、メインルーチィンに戻ることなり、要に記録を残し、メインルーチィンに戻ることなり、メインルーチィンに戻ることなり、メインルーチィンに戻ることなり、メインルーチィンに戻ることなり、メインルーチィンに戻ることなり、カージを終すした。なおこの場合もホストコンピュータからデーを終する。なおこの場合にない場合、システップの中133に移って全体の動作を停止する。

【0097】これらの処理によりシステム制御回路22は、極めて高い信頼性により、磁気テープMに記録したデータD2を再生して外部機器に出力する。なおシステム制御回路22は、再生時、1ビットエラー処理、2ビットエラー処理、パリティエラー処理及びフレーミング

エラー処理において、それぞれ異なるエラーが別途検出された場合、発生したエラーの内容に応じて、これら別途検出されたエラーに対応するエラー処理を優先して実行し、また実行中のエラー処理と同時並列的に別途検出されたエラーに対応するエラー処理を実行するようになされている。

【0098】図20は、このように履歴メモリ23に格納したエラーの履歴を処理するシステム制御回路22の処理手順を示すフローチャートである。システム制御回路22は、定期的に(例えば1分間に1回)この処理手順を実行する。すなわちシステム制御回路22は、ステップSP140からステップSP141に移り、履歴メモリ23の内容を検索する。

【0099】続いてシステム制御回路22は、ステップSP142に移り、エラーの発生頻度が予め設定した規定値を越えるか否か判断する。ここでシステム制御回路22は、例えばエラーが1日に1回以上発生している場合、発生頻度が規定値を越えて故障等の重大な障害が発生しつつあると判断し、ステップSP143に移る。

【0100】ここでシステム制御回路22は、インターフェース制御回路3を介して外部機器に警告を発生する。このときシステム制御回路22は、履歴メモリ23に格納されたエラーモード、エラー内容に従って、異常箇所を推定し、この異常箇所を併せて通知する。すないカッファメモリ21A、21Bの特定番地につい場では、バッファメモリ21A、21Bの異常と発生する場合は、バッファメモリ21A、21Bの異常と推定する場合は、メモリ制御回路6におけるアドレスでエラーする場合は、メモリ制御回路6におけるアドレススを表記をができる。これによりシステム制御回路22は、メンテナンス作業を迅速かつ適切に実行できるようにする。

【 O 1 O 1 】このようにして警告を出力すると、システム制御回路22は、ステップSP143からステップSP144に移り、この処理手順を終了する。またエラーの発生頻度が規定値以下の場合、システム制御回路22は、ステップSP142からステップSP144に移ってこの処理手順を終了する。

【 0 1 0 2 】以上の構成において、外部機器でなるホストコンピュータより 自き込みの制御コマンドが入力されると(図 2)、データ処理装置 2 0 においては、システム制御回路 2 2 により全体の動作が制御されて、磁気テープを巻き戻しして頭出しした後、助走を開始し、これにより以前に形成された記録トラックに続いて記録トラックが形成される。

【 O 1 O 3 】このとき制御コマンドに続いて入力されるデータ D 1 は、インターフェース2において、1 I D 単位で論理フォーマットに必要な所定のデータ「O F O F O F O F )が付加された後、パッファメモリ2 1 に入力される。このときデータ D 1 は(図3)、E D A C 2 4

A及び24Bにおいて、誤り訂正用のチェックビットが付加された後、パッファメモリ21A及び21Bに交互に記録される。さらにパッファメモリ21A及び21Bに格納されたデータD1は、磁気テープMの走行に対応したタイミングで読み出された後、EDAC24A及び24Bにおいて、チェックビットにより誤り訂正処理される。さらにこのデータD1は、誤り訂正処理結果がエラーフラグF1としてタイミング制御回路25に出力され、このタイミング制御回路25を介してシステム制御回路22に通知される。

【0104】このようにして誤り訂正処理を受けたデー タD1は、EDAC24A及び24Bにおいて、誤り検 出用のパリティ符号が付加された後、バッファ9を介し てテープコントローラ27に出力され、このテープコン トローラ27を形成する信号処理回路10において、誤 り訂正符号が付加され、クロスインターリーブ処理、符 号化処理等のデータ処理を受ける。さらにこのデータD 1は、続くRF回路において、磁気テープMの記録に適 した変調信号に変換され、この変調信号により回転ヘッ ド13が駆動されて順次磁気テープMに記録される。こ のときこのデータD1は、テープコントローラ27にお いて、パリティ符号による誤り検出処理と、フレーミン グエラーの検出処理が実行され、この検出結果がエラー 情報EE1としてシステム制御回路22に通知される。 【0105】これによりデータD1は、記録時、バッフ ァメモリ21A及び21Bにおける入出力におけるエラ 一、EDAC24A及び24Bからテープコントローラ 27に至るまでのエラー等が監視された状態で順次磁気 テープMに記録される(図1)。

【0106】この監視において1ビットのビットエラー

が検出されると(図10)、データD1においては、1

IDのデータD1が磁気テープMに記録された後、バッ

ファメモリ21A及び21Bより対応するデータを正し く読み出すことができたか否か検出され、さらにこの場 合にも1ビットエラーが発生した場合は、正しいデータ をバッファメモリ21A及び21Bの対応領域に記録し て、正しく読み出すことができたか否か検出される。 【0107】これによりこれら繰り返しの読み出しによ り、異常の原因が自己診断され、エラーモードとして、 エラー発生時刻等と共に履歴メモリ23に記録される。 【0108】これに対して2ビットエラーが発生した場 合(図12)、磁気テープMを巻き戻して、データの記 録をリトライする。このリトライにおいて、始めはバッ ファメモリ21A及び21Bより1ID分のデータD1 を読み出して磁気テープMに記録し直し、このとき正し くデータD1をパッファメモリ21A及び21Bより読 み出すことができたか否か検出される。このとき再び2 ビットエラーが発生すると、ホストコンピュータに再送 要求を発行してデータD1を磁気テープMに記録し直

し、このとき正しくデータD1をパッファメモリ21A

及び21Bより読み出すことができたか否か検出される。

【0109】これにより2ビットエラーの場合は、これらデータ記録のリトライにより、異常の原因が自己診断され、正しくデータD1を記録することが困難と判断される場合は、記録の処理が中止され、また自己診断結果がエラーモードとして、エラー発生時刻等と共に履歴メモリ23に記録される。

【0110】これに対してパリティエラーが発生した場合(図13)、フレーミングエラーが発生した場合(図14)、2ビットエラーの場合と同様にデータ記録のリトライが実行され、各リトライにおけるエラー情報に従って異常の原因が自己診断される。このとき正しくデータD1を記録することが困難と判断される場合は、記録の処理が中止され、また自己診断結果がエラーモードとして、エラー発生時刻等と共に履歴メモリ23に記録される。

【 O 1 1 1 】これに対して磁気テープMに記録されたデータ D 2 は(図 2 )、回転ヘッド 1 3 より得られる再生信号が R F 回路 1 2 において復調されて再生データが生成され、この再生データが続く信号処理回路 1 0 においてデータ処理されて復号される。

【 O 1 1 2 】 このデータ D 2 は(図 3 )、テープコントローラ 2 7 において、フレーミングエラーが検出された後、パリティ符号が付加され、バッファ 9 を介して E D A C 2 4 A 及び 2 4 B に出力される。この E D A C 2 4 A 及び 2 4 B において、データ D 2 は、パリティ符号によりビットエラーが検出された後、パリティ符号に代えてチェックビットが付加されてバッファメモリ 2 1 A 及び 2 1 B に格納される。

【 O 1 1 3 】 さらにこのデータ D 2 は、ホストコンピュータに対応するタイミングで読み出された後、EDAC 2 4 A 及び 2 4 Bにおいて、チェックビットにより誤すに出力される。このときこのデータ D 2 は、EDAC 2 4 A 及び 2 4 Bにおける誤り訂正処理結果及びパリティ符号による誤り検出結果がエラーフラグ F 1 及び F 2 としてタイミング制御回路 2 5 に出力され、このタイミング制御回路 2 5 を介してシステム制御回路 2 2 に通知される。またフレーミングエラーの検出結果がエラー情報 E E 1 としてシステム制御回路 2 2 に通知される。

【 O 1 1 4】これによりデータ D 2 は、バッファメモリ 2 1 A 及び 2 1 B におけるエラー、テープコントローラ 2 7 から E D A C 2 4 A 及び 2 4 B に至るまでのエラー 等が監視された状態で順次磁気テープMより再生されてホストコンピュータに出力される(図 1 5)。

【 O 1 1 5 】この監視において1ビットのビットエラーが検出されると(図 1 6)、データ D 1においては、1 I Dのデータ D 1がホストコンピュータに出力された後、パッファメモリ2 1 A 及び 2 1 B より対応するデー

タを正しく読み出すことができたか否か検出され、さらにこの場合にも1ビットエラーが発生した場合は、正しいデータをバッファメモリ21A及び21Bの対応領域に記録して、正しく読み出すことができたか否か検出される。

【0116】これによりこれら繰り返しの読み出しにより、異常の原因が自己診断され、エラーモードとして、エラー発生時刻等と共に履歴メモリ23に記録される。

【〇117】これに対して2ビットエラーが発生した場合(図17)、外部機器に対するデータ出力をリトライする。このリトライにおいて、始めはパッファメモリ21A及び21Bより1ID分のデータD2を読み出してホストコンピュータに出力し直し、このとき正しくデータD2をパッファメモリ21A及び21Bより読み出すことができたか否か検出される。このとき正しくデータD2をパッファメモリ21A及び21Bに記録し直し、このとき正しくデータD2をパッファメモリ21A及び21Bより読み出すことができたか否か検出される。

【0118】これにより2ビットエラーの場合は、これらデータ出力のリトライにより、異常の原因が自己診断され、正しくデータD2を出力することが困難と判断される場合は、再生の処理が中止され、また自己診断結果がエラーモードとして、エラー発生時刻等と共に履歴メモリ23に記録される。

【0119】これに対してパリティエラーが発生した場合(図18)、2ビットエラーの場合と同様にデータ出力のリトライが実行され、各リトライにおけるエラー情報に従って異常の原因が自己診断される。またフレーミングエラーが発生した場合(図19)、磁気テープMを巻き戻してデータD2をバッファメモリ21A及び21Bに記録し直し、このとき正しくデータD2をバッファメモリ21A及び21Bより読み出すことができたが自己診断される。さらにこの検出結果より異常の原因を出力するれる。これらの場合に、正しくデータD2を出力することが困難と判断される場合は、データ出力が中止され、また自己診断結果がエラーモードとして、エラー発生時刻等と共に履歴メモリ23に記録される。

【 O 1 2 O 】このようにしてデータの記録再生を繰り返す際に(図 2 O )、一定の期間経過すると、システム制御回路 2 2 により履歴メモリ 2 3 の内容が検査され、ここでエラー発生頻度が規定値を越えていると、ユーザーに警告が発生され、記録再生の処理が中止される。

【0121】以上の構成によれば、バッファメモリ21 A及び21Bの出力データを誤り訂正処理し、その誤り訂正処理結果に基づいてデータ記録、データ出力の処理をリトライすることにより、バッファメモリ21A及び21B、周辺回路の信頼性を向上することができる。またこのとき1ビットエラー等においては、バッファメモリからのデータ読み出しを繰り返した後、同様のエラー

が発生した場合に、外部機器、磁気テープよりデータを 入力してデータ記録、データ出力の処理をリトライする ことにより、周辺機器、周辺回路への影響を低減して、 これらリトライの処理を実行することができる。

【 O 1 2 2 】またこのようにしてリトライした結果に基づいて、異常の原因を自己診断し、自己診断結果に基づいて、データ記録、データ出力の処理を中止することにより、その分データ処理装置 2 0 全体の信頼性を向上することができる。さらにこのようなエラーの履歴を自己診断結果と共に記録して保持することにより、メンテナンス作業を迅速かつ的確に実行でき、これによっても信頼性を向上することができる。

【0123】なお上述の実施の形態においては、バッファメモリからホストコンピュータまでの間については、何らエラー検出しない場合について述べたが、本発明はこれに限らず、テープコントローラ側と同様にエラーを検出してもよい。このようにすれば、さらに信頼性を向上することができる。

【 O 1 2 4 】また上述の実施の形態においては、パリティ符号等によりエラーを検出する場合について述べたが、本発明はこれに限らず、所定のブロック単位で(例えば I D単位)CRCコードを付加し、このCRCコードによりエラーを検出してもよい。

【0125】さらに上述の実施の形態においては、磁気テープでなる記録媒体にホストコンピュータのデータを記録再生する場合について述べたが、本発明はこれに限らず、光ディスク、光磁気ディスク等の種々の記録媒体にデータを記録し、又は再生する場合に広く適用することができる。

### [0126]

【発明の効果】上述のように本発明によれば、バッファメモリの出力データを誤り訂正処理し、誤り訂正処理結果に基づいて、必要に応じて外部機器、記録再生系に対してデータ記録及びデータ出力の処理等をリトライすることにより、バッファメモリ及び周辺回路の信頼性を向上することができる。

### 【図面の簡単な説明】

【図 1】本発明の実施の形態に係るデータ処理装置の、 データ記録時における全体動作の説明に供するフローチャートである。

【図2】図1のデータ処理装置の全体構成を示すブロック図である。

【図3】図1のデータ処理装置のパッファメモリとその 周辺回路を示すブロック図である。

【図4】図3のパッファメモリへの、データ記録時におけるデータの脅き込みの説明に供するブロック図である。

【図5】図3のパッファメモリへの、データ記録時におけるデータの読み出しの説明に供するブロック図である。

【図6】図3のパッファメモリへの、データ再生時におけるデータの書き込みの説明に供するブロック図である。

【図7】図3のパッファメモリへの、データ再生時におけるデータの読み出しの説明に供するブロック図である。

【図8】図3との対比によりデータ記録時のデータの流れを示すブロック図である。

【図9】図3との対比によりデータ再生時のデータの流れを示すブロック図である。

【図10】図1の1ビットエラー処理を示すフローチャートである。

【図11】エラーモードを示す図表である。

【図12】図1の2ビットエラー処理を示すフローチャートである。

【図13】図1のパリティエラー処理を示すフローチャートである。

【図14】図1のフレーミングエラー処理を示すフロー チャートである。

【図15】図1との対比によりデータ再生時における全体動作の説明に供するフローチャートである。

【図16】図15の1ビットエラー処理を示すフローチャートである。

【図17】図15の2ビットエラー処理を示すフローチャートである。

【図18】図15のパリティエラー処理を示すフローチャートである。

【図19】図15のフレーミングエラー処理を示すフロ ーチャートである。


【図20】履歴メモリの説明に供するフローチャートである。


【図21】従来のデータ処理装置の全体構成を示すブロック図である。

【図22】図21のデータ処理装置のバッファメモリと その周辺回路を示すブロック図である。

#### 【符号の説明】


1、20……データ処理装置、2……磁気テープ、5、5A、5B、21、21A、21B……バッファメモリ、4、22……システム制御回路、6、26……メモリ制御回路、23……履歴メモリ、24A、24B……EDAC






[図3]


20:データ処理装置




[図7]




【図8】



【図9】






【図11】


エラーモード	エラー箇所	エラー	エラー原因
(E1)	メモリエラー以外	ソフトエラー	ノイズ等により、あるデータだけ変化する
(E2)		ハードエラー	回路の故障
(E3)	メモリエラー	ソフトエラー	メモリから読み出すときにピットエラー
(E4)			メモリ内のデータそのもののピットエラー
(B6)		ハードエラー	メモリの完全な故障
(E6)			メモリの故障しかかり




【図13】




【図15】




【図14】




【図17】



【図20】





D1,D2 2 5 10 12 13 リール
I/P ボッファ 信号処理 RF リール
3 SC1 SC2 リール
1/P割御 リール
1:データ処理装置

【図21】

【図22】

